module adder(a,b,ci,sum,co); //宣告模組module,模組名稱adder,adder內的變數順序不拘
input a,b,ci; //輸入端宣告input
output sum,co; //輸出端宣告output
wire d,e,f; //內部接線宣告wire
and a1(e,d,ci); //and邏輯閘格式:and邏輯閘名稱(輸出端, 輸入端 ,輸入端);
and a2(f,a,b);
xor x1(sum,d,ci); //xor邏輯閘格式:xor邏輯閘名稱(輸出端, 輸入端, 輸入端);
xor x2(d,a,b);
or o1(co,e,f); //or邏輯閘格式:or邏輯閘名稱(輸出端, 輸入端 ,輸入端);
endmodule //結束宣告模組endmodule
input a,b,ci; //輸入端宣告input
output sum,co; //輸出端宣告output
wire d,e,f; //內部接線宣告wire
and a1(e,d,ci); //and邏輯閘格式:and邏輯閘名稱(輸出端, 輸入端 ,輸入端);
and a2(f,a,b);
xor x1(sum,d,ci); //xor邏輯閘格式:xor邏輯閘名稱(輸出端, 輸入端, 輸入端);
xor x2(d,a,b);
or o1(co,e,f); //or邏輯閘格式:or邏輯閘名稱(輸出端, 輸入端 ,輸入端);
endmodule //結束宣告模組endmodule
沒有留言:
張貼留言